文 | 硅星闻
刚刚过去的三月底，国产 RISC-V 迎来破局时刻：知名芯片设计企业睿思芯科在深圳正式发布中国首款全自研高性能 RISC-V 服务器处理器—— 灵羽处理器。
3 月 31 日，睿思芯科在灵羽处理器发布会现场举办用户启航仪式
服务器处理器的性能门槛极高，既在于算力、功耗、接口等维度的极致需求，还在于生态兼容性、稳定性、安全性的严苛要求，一向被视为国产处理器研发领域难以攀登的“ 珠穆朗玛峰”。
作为挑战 X86、ARM 的第三大指令集架构，由加州大学伯克利分校主导设计的 RISC-V 以开源、模块化、可定制为核心特性，摆脱了传统架构的授权束缚和地缘风险。从最初的 AIoT、MCU 等轻量级场景到如今的服务器处理器等高性能应用，RISC-V 正成为全球计算架构变革中的关键变量，而睿思芯科则代表着难以忽视的中国力量。
睿思芯科创始人、董事会主席兼 CEO 谭章熹博士是 RISC-V 发明者 David Patterson 教授的关门弟子、也是唯一的中国大陆博士生。基于伯克利的先进方法，结合对 RISC-V 十数年的深入钻研与实践，谭章熹博士带领团队建立起一套快速迭代微架构、软硬件一体设计工艺协同优化的完整技术体系。
凭借此次发布的“ 灵羽” 处理器，睿思芯科真正在国产服务器处理器领域打破了高性能、CPU 核心研发、SoC 芯片研发三者难以兼得的“ 不可能三角”，首次将一款具备实用能力的高性能、高独立性国产服务器处理器推向市场。
从伯克利实验室到深圳，精简指令集四十年传承
精简指令集 （RISC） 诞生于上世纪 80 年代，旨在以更简洁高效的指令架构，提升芯片在面积、功耗受限场景下的执行效率。从 MIPS、SPARC、PowerPC 到 ARM，RISC 架构推动了计算从工作站、PC 走向移动计算与智能终端，成为全球芯片架构演进的重要引擎。
睿思芯科董事会副主席容志诚博士是这一浪潮的亲历者。他在纽约成长，24 岁获得首项芯片设计专利，随后在加州大学伯克利分校取得电子工程与计算机博士学位，师从“ 现代计算机架构之父”、2017 年图灵奖得主 David Patterson 教授，深度参与了 RISC-I 与 RISC-II 两代架构的演进。
容志诚加入 Sun Microsystems 后，创立首个 64 位 UltraSPARC 精简指令集处理器团队并担任首席架构师，并成为 SPARCv9 64 位指令集架构国际标准的起草者之一。他于 1995 年获得的关键芯片专利，是该领域全球首创，显著提升了处理器高速缓冲存储器的效率，被广泛应用于之后多个处理器体系，成为微架构设计中的标志性突破。而后，他出任 Sun Microsystems 亚洲首席技术官。
容志诚博士，华胥基金创始管理合伙人，睿思芯科董事会副主席
彼时的 Sun 正值巅峰：1982 年成立、1986 年即上市，1993 年进入 《财富》500 强，2001 年市值一度超过 2000 亿美元，跻身全球顶级科技公司之列。作为最早将 RISC 商业化的公司，Sun 凭借 SPARC 架构成功占据高性能工作站与服务器市场，其技术路线成为后续精简指令集架构的重要参考。
此后，容志诚博士加入英特尔 （Intel），担任英特尔中国首席技术官，并于 1998 年创立了英特尔中国研发中心。其后，他先后担任英特尔企业处理事业部首席技术官、英特尔通信产品事业部首席技术官。
在中美两地，容志诚博士持续推动软硬件系统创新，见证了三代 RISC 架构的产业更迭，始终站在全球计算产业前沿，有超过 60 项专利应用于最前沿的微处理器和计算机制造技术中。
与此同时，在他曾求学与工作的伯克利校园，另一位年轻人也走上了精简指令集技术之路。
2005 年，谭章熹博士自清华大学毕业后赴伯克利深造，加入由 Patterson 教授主导的 RISC-V 项目组，成为其关门弟子、也是其唯一研究计算机指令架构的中国大陆博士生。他从项目早期便参与 RISC-V 指令集的设计、标准制定与验证推广，是第五代精简指令集最早一批技术奠基者。
谭章熹博士，睿思芯科创始人、董事会主席、CEO
从伯克利毕业后，谭博士曾加入 Pure Storage 公司，是其首位芯片设计工程和关键产品 FlashBlade 的最早主要设计工程师；2017 年，他在硅谷创立了自动驾驶芯片公司 OURS Technology，并在短时间内成功将公司出售给美国自动驾驶独角兽 Aurora，完成从学术研究到产业落地的闭环。
2018 年，他选择回国创业，在深圳创办睿思芯科，专注于 RISC-V 芯片产品，并立下目标：“ 希望每一行处理器代码都由中国人写出来。” 在他看来，芯片属于工程科学，必须走出实验室、走向产业，才能实现真正的工程迭代与长期突破。
一个是精简指令集第一代架构的产业开拓者，一个是第五代 RISC-V 的原生设计者，两位跨越年代的“Patterson 弟子” 汇聚一堂，试图为中国芯片产业打造真正意义上的“ 架构原生、软硬协同、自主可控” 的计算核心。
这正是睿思芯科与灵羽处理器背后的起点—— 从伯克利实验室到深圳高性能服务器，从 SPARC 到 RISC-V，从一个人的技术延续到一代人的工程体系，精简指令集的故事，在中国迎来新的转折点。
打破“ 不可能三角”，全自研服务器处理器推开自主可控之门
2025 年 3 月底，睿思芯科发布了中国首款全自研高性能 RISC-V 服务器处理器—— 灵羽。两位师出同门、跨越代际的架构工程师，以 RISC 为线索，将精简指令集四十年技术演化贯通，在中国构建起以 RISC-V 为核心的新一代高性能计算平台。
据悉，灵羽处理器专为大语言模型等高密度推理场景设计，性能指标已比肩 Intel 与 AMD 等主流服务器处理器。
性能及能效比方面，该芯片基于公司自研的 CPU IP 与 NoC（片上网络）IP，采用 32 核高性能通用 CPU + 8 核智算 LPU 的“ 一芯双核” 架构，实现了先进乱序执行、高速数据通路与 Mesh 互联结构；同时通过软硬件结合的设计-工艺协同优化，在产品工程、EDA 工具链、物理设计与晶圆制造流程中实现创新，显著提升运算中的能效比以及优化总体拥有成本 （TCO）。
为适配计算密集型场景，灵羽在内存与 I/O 架构上也做出全面升级：支持 DDR5 高速内存、PCIe 5.0 标准与 CXL 2.0 协议，提供高达 8 路互联能力。这使其能够满足大模型时代多种新型计算需求，包括 20 盘以上 NVMe 全闪存储服务器、8 卡 GPU 直连、最高 320 核高密度算力、以及多达 6 张 400Gbps 高性能网卡等复杂部署环境。此外，灵羽还具备企业级 RAS 特性，满足 RISC-V 服务器标准，内置专用管理核心并支持动态调节，保障高负载运行的稳定性，满足企业级数据中心需求。
这意味着，从架构能力到软硬协同，从性能指标到产业适配，睿思芯科首次实质性打破了国产服务器 CPU 领域长期存在的“ 不可能三角”：高性能、CPU 核心研发、SoC 芯片研发难以三者兼得的结构性难题。
此前，中国市场在中低端处理器领域已具备一定的 CPU 核心及 SoC 芯片研发能力，高性能处理器领域也有 CPU 核心 IP 成果，但在结合 CPU 核心及 SoC 芯片的系统级产品方面仍属空白。
相比基于外购 IP 拼接构建系统的方式，完整 SoC 芯片研发能实现计算核心、片上互联、内存子系统到外设接口的全链路深度协同设计，实现各模块间的最佳适配，更好地释放多核架构潜力，有效提升处理器在智算中心等复杂负载下展现出更优的系统性能与稳定性。这也是实现真正高性能、可持续迭代能力的必经之路。
这一重要产品，展现了睿思芯科的核心优势：基于 CPU 核心与 NoC 结构的全面自研能力，通过软硬件一体化设计的协同优化体系，能够实现真正意义上的高性能、高自主、高完整度。
事实上，灵羽并非睿思芯科首次在高性能 RISC-V 处理器领域实现技术领先。在发布灵羽之前，睿思芯科已通过多个差异化 CPU 核心 IP 产品持续积累核心优势，为高性能架构技术基础。
2022 年中发布的 V7 DSP，是全球首个将向量核引入专业音频 DSP 领域的产品，已在国际头部客户中集成量产；2022 年底发布的 P600，则是业内首批商用支持 RVV 1.0 向量扩展的高性能处理器 IP，采用乱序多发射架构，支持 DDR5、PCIe Gen5 等高带宽接口，已被用于多个数据中心场景。P600 架构中所采用的乱序执行、Mesh NoC、以及 SoC 级的性能调优机制，也正是灵羽处理器的重要技术基石。
灵羽处理器
以这些自研 IP 为基础，睿思芯科在灵羽处理器的研发过程中进一步实现了多核高并发架构、系统级优化的突破，在高并发、多任务等关键指标上完成产业级验证，为全面自研、高能效的高性能服务器处理器提供了强有力的技术支撑。
从睿思芯科的产品路径中不难看出，在 RISC-V 的开放体系下，企业可以真正参与架构演化，更能基于自主技术快速响应新需求，而非像 X86 或 ARM 体系那样只能“ 买 IP、等更新”。这种开放性，为中国芯片产业打开了一扇真正意义上的“ 自主可控” 之门。
RISC-V 驱动，第三代中国芯的破局时刻
睿思芯科能实现这一突破，根源在于伯克利方法论的落地实践。
20 世纪 60 年代以来，围绕处理器的中国芯大致经历了三代探索。第一代中国芯以“ 跟跑” 为主，以手工设计为主，在缺乏 EDA 工具的年代完成了早期 32 位处理器的工程实现，更多是科研型突破；第二代尝试“ 局部并跑”，在 2000 年后逐步引入自动化工具，尝试构建自有指令集或基于 ARM 等架构开展开发，但由于软硬件分离，生态始终无法真正打通，自主性受到制约。
正因此，第三代中国芯的核心挑战，是如何真正做到“ 从架构出发” 的原生能力构建。而谭章熹博士在睿思芯科实践的，是发源于伯克利的一整套软硬件协同演化的方法论，也是真正意义上的自研范式。
举例而言，传统 ARM 架构授权体系下，企业虽然可以买到 IP，但微架构的方向完全由 ARM 公司垄断。即使付出巨大研发投入，一旦 ARM 在新版本上更改规则，生态就可能断裂，过去的努力也可能被清零。
而在 RISC-V 体系下，这样的局限被彻底打破。中国企业可以在指令集架构基础上，自主决定微架构演化方向，同时构建自有软件栈，掌握真正的设计主权。
这才是所谓“ 自主可控” 的核心—— 不仅是“ 是否用了国产 IP”，而是“ 是否掌握了架构演进的主动权”。
具体到研发效率上，睿思芯科已将微架构迭代、工艺制程的研发周期相结合，每年推出一款旗舰芯片。在实际项目中，针对不同场景需求，从指令级设计到芯片流片，团队都能实现快速响应。
这也意味着，睿思芯科不仅能在本次的服务器芯片上实现突破，也有能力在未来其他需求中快速开发合适的产品。
从某种意义上看，第三代中国芯的破局时刻，不在于一次产品发布，而在于是否掌握了快速演化、构建生态、跨越周期的核心能力。
RISC-V 不仅是一种技术选择，更是一种国家层面的战略路径选择。从欧洲、俄罗斯到印度，越来越多的国家已经将 RISC-V 视为实现技术独立的基础设施。2021 年，中国首次在“ 十四五” 规划中将“ 开源” 明确写入发展战略，为 RISC-V 在本土的生态建设、技术突破与人才培养提供政策支撑。中国若能在这轮架构更替中占据先发优势，将有可能建立起属于自己的全球影响力。
RISC-V 生态启航，推动芯片产业长线发展
推动芯片产业发展，不仅需要技术路线和单点突破，更需要系统性的生态构建，而睿思芯科已经在高性能领域完成广泛生态布局。
生态建设方面，随着灵羽处理器的正式落地，睿思芯科也集结了包括联想、长城、三诺等在内的众多头部 OEM 与解决方案企业，共同推动基于 RISC-V 架构的高性能服务器进入规模化部署阶段。灵羽处理器已适配包括 openKylin、Fedora、Deepin 等国产与国际操作系统，全面支持主流数据库、机器学习框架、虚拟化平台和容器化环境，具备大规模产业应用能力。
在关键器件方面，睿思芯科与江波龙共同研发基于灵羽的智能全闪存储系统，并与星辰天合合作，构建了覆盖云边协同、数据存储与管理等多层级的系统生态。至今，灵羽处理器生态体系已汇聚超 50 家合作伙伴，涵盖整机 OEM、系统软件、行业解决方案、EDA 工具链等多个核心环节。
在这场以 RISC-V 为代表的全球架构迁移中，睿思芯科不仅是一家技术公司，具备打造拥有核心竞争力的产品能力，也正在成为连接方法论和生态体系的关键纽带，通过与产业合作伙伴协同推进，为中国在 RISC-V 赛道构建起更扎实、具持续性的技术与生态基础。
更多精彩内容，关注钛媒体微信号 （ID：taimeiti），或者下载钛媒体 App
#RISCV 驱动中国芯打破高性能处理器的不可能三角
